

软件无线电开发板
SDR-Z203
BIST 快速测试指南

长春顺为达科技有限公司

目录


1	使用前准备	3
1.1	设置并启动开发板	3
2	BIST 测试	4


前言

感谢您使用顺为达出品的 SDR-Z203 开发板，本文档旨在帮助用户快速测试 BIST 工程，验证收发路径接口与时序。

由于本测试需要使用 Vivado 和 SDK，请自行安装。

本产品所有资料不讨论 FPGA、ARM、SDR 等基础学习相关内容，提供的例程和文档仅供参考，请具备相关能力的用户自行研究与开发。






1 使用前准备

1.1 设置并启动开发板

使用 1 根 TypeC 线缆连接 DEBUG 口。将 4 根胶棒天线分别安装在 TX1/2、RX1/2 接口。

开发板上电前，将启动模式设置为 JTAG 模式，如果插入了 SD 卡需要弹出 SD 卡。开发板支持 3 种启动模式，分别为 JTAG 启动、QSPI/SD 启动（插入 SD 卡时，自动识别为 SD 卡启动，否则为 QSPI 启动），通过滑动开关选择。




将 DEBUG 口线缆接入计算机 USB 口。


开发板加电后，PWR 灯会立即高亮。

2 BIST 测试


可在提供的资料文件夹《SDR-Z203\04 源码与文档\bist》中找到 ad936x_bist_lvds 和 ad936x_bist_cmos 工程，分别为 LVDS 接口和 CMOS 接口模式，本文档以 LVDS 接口为例说明，CMOS 接口原理相同。将工程拷贝到无中文目录的位置。用 Vivado 打开工程，启动完成后界面如下。




- 单击“File”菜单栏，选中“Launch SDK”启动 SDK。




- 点击“OK”。





- SDK 启动完成后界面如下。




- 连接串口，在“SDK Terminal”工具栏单击 + 号。




- 进行如下设置，在下拉框可选对应串口号，单击“OK”。




- 在状态栏会提示，串口已连接。




- 在左侧工程目录“ad936x_app”右键，选择“Run As->Run Configurations...”。




- 双击“Xilinx C/C++ application(System Debugger)”。




➤ 在“Target Setup”页面，按照下图设置。



➤ 在“Application”页面，按照下图设置，单击“Run”。



➤ 等待下载完成，在串口信息栏会提示初始化信息和各种指令信息。



```
Connected to: Serial ( COM46, 115200, 0, 8 )
ad9361_init : AD936x Rev 2 successfully initialized
Available commands:
test_mode? - Gets the current test_mode.
test_mode= - Sets the test_mode

0(DDS-TRX-RF)
1(Tone-RXOnly-Digital)
2(PRBS-RXOnly-Digital)
3(PRBS-TRX-Digital)
4(DDS-TRX-Digital)

rx_clock_data_delay? - Gets the current Rx clock and data delays.
rx_clock_data_delay= - Sets the Rx clock and data delays.
tx_clock_data_delay? - Gets the current Tx clock and data delays.
tx_clock_data_delay= - Sets the Tx clock and data delays.
```

介绍一下各个指令功能：

test_mode? 获取当前测试模式。

test_mode= 设置测试模式为 0~4。

模式 0：FPGA 内部 DDS 产生 1MHz 单音信号，通过 RF 收发回环。

模式 1：936x 内部产生 1.92MHz, $\pm FS/2$ 单音信号，通过 RX 接口回环。

模式 2：936x 内部产生 PRBS 序列，通过 RX 接口回环做误码率测试。

模式 3：FPGA 内部产生 PRBS 序列，通过数字接口收发回环做误码率测试。


模式 4：FPGA 内部 DDS 产生 1MHz 单音信号，通过数字接口收发回环。

rx_clock_data_delay? 获取当前接收路径时钟、数据的延迟设置数值。

rx_clock_data_delay= 设置接收路径时钟、数据的延迟设置数值，用于微调整接收接口时序，8 位有效，高 4 位为 rx_clock 延迟，低 4 位为 rx_data 和 rx_frame 信号延迟，0~15 可设置，0.3ns/LSB。


tx_clock_data_delay? 获取当前发送路径时钟、数据的延迟设置数值。

tx_clock_data_delay= 设置发送路径时钟、数据的延迟设置数值，用于微调整发送接口时序，8 位有效，高 4 位为 tx_clock 延迟，低 4 位为 tx_data 和 tx_frame 信号延迟，0~15 可设置，0.3ns/LSB。




例如发送 `test_mode?`，返回模式 0，FPGA 内部 DDS 产生单音信号，通过 RF 收发回环。


- 在 Vivado 中连接板卡，在“Open Hardware Manager”中单击“Open Target”，选择“Auto Connect”。




- 在弹出的 ILA 界面进行如下设置，将 DAC 和 ADC 数据设置为有符号数。




波形设置为模拟量显示。






- 然后单击运行 ILA 刷新界面，可看到 ADC 波形和 DAC 波形。




- 返回 SDK，修改测试模式为模式 1，ad936x 内部产生 1.92MHz， $\pm FS/2$ 单音信号，通过 RX 接口回环。



- 返回 Vivado，刷新 ILA 波形，粗略计算频率， $30.72\text{MHz}/16=1.92\text{MHz}$ 。
- 测量 ADC 幅值：
I 路正峰值为 1023，Q 路为 0；I 路负峰值为 -1024，Q 路为 0。
Q 路正峰值为 1023，I 路为 0；Q 路负峰值为 -1024，I 路为 0。
- 与 ad936x 设置输出信号完全一致。





- 返回 SDK，修改测试模式为模式 4，FPGA 内部 DDS 产生 1MHz 单音信号，通过数字接口收发回环。

```
Problems Tasks Console Properties SDK Terminal
Connected to: Serial ( COM46, 115200, 0, 8 )


test_mode? - Gets the current test_mode.
test_mode= - Sets the test_mode

0(DDS-TRX-RF)
1(Tone-RXOnly-Digital)
2(PRBS-RXOnly-Digital)
3(PRBS-TRX-Digital)
4(DDS-TRX-Digital)

rx_clock_data_delay? - Gets the current Rx clock and data delays.
rx_clock_data_delay= - Sets the Rx clock and data delays.
tx_clock_data_delay? - Gets the current Tx clock and data delays.
tx_clock_data_delay= - Sets the Tx clock and data delays.
test_mode=0
test_mode=1
test_mode=4

test_mode=4
```

- 返回 Vivado，刷新 ILA 波形，可以看到直接从数字接口返回的波形。




- 模式 2 和模式 3 主要用来测试误码率,调整收发接口时序。一般情况下,如果时钟和数据之间的布线延迟 (PCB+FPGA) 差距过大,尤其在高采样率情况下,接收或发送端接口可能不满足采样建立和保持时间,波形可能会有毛刺,严重的甚至还原不了波形。
- 首先验证接收路径误码率,调整接收路径时序。返回 SDK,修改测试模式为模式 2, 936x 内部产生 PRBS 序列,通过 RX 接口回环做误码率测试。

The image shows an SDK Terminal window with the following content:

```
Connected to: Serial ( COM46, 115200, 0, 8 )
test_mode= - Sets the test_mode
0(DDS-TRX-RF)
1(Tone-RXOnly-Digital)
2(PRBS-RXOnly-Digital)
3(PRBS-TRX-Digital)
4(DDS-TRX-Digital)
rx_clock_data_delay? - Gets the current Rx clock and data delays.
rx_clock_data_delay= - Sets the Rx clock and data delays.
tx_clock_data_delay? - Gets the current Tx clock and data delays.
tx_clock_data_delay= - Sets the Tx clock and data delays.
test_mode=0
test_mode=1
test_mode=4
test_mode=2
test_mode=2
```

The terminal window has a 'Send' button and a 'Clear' button at the bottom right.


- 返回 Vivado，刷新 ILA 波形，可以看到此时的 ADC 波形已经变成了 PRBS 数据。



- 此时点击 VIO 界面，VIO 界面会显示 PRBS 锁定状态，与接收数据个数，误码个数，如果误码个数不为 0，或 PRBS 不锁定，就需要调整时序。
- 一般情况下，先调整时钟路径的延迟，范围 0~15，在无误码的区间内，取中间值，这样在不同的环境下(例如高低温、冲击加速度等)，裕量大一些，更稳定。如果调整时钟无法满足无误码状态，再调整数据接口时序。

hw_vio_1					
Name	Value	Activity	Direction	VIO	
> gpio_status_IBUF[7:0]	[H] 1A		Input	hw_vio_1	
prbs_lock0			Input	hw_vio_1	
prbs_lock1			Input	hw_vio_1	
> total_cnt0[63:0]	[U] 351872238		Input	hw_vio_1	
> total_cnt1[63:0]	[U] 351872238		Input	hw_vio_1	
> error_cnt0[63:0]	[U] 0		Input	hw_vio_1	
> error_cnt1[63:0]	[U] 0		Input	hw_vio_1	
clr_cnt	0		Output	hw_vio_1	
tx1_tx2_sel	[B] 0		Output	hw_vio_1	

- 返回 SDK，查询当前接收路径延迟设置数值，返回值为 0，即默认为 0 的情况下，LVDS 模式数字接收接口时序正常。可以尝试更改 rx_clock 延迟，找到中间值。



```
0(DDS-TRX-RF)
1(Tone-RXOnly-Digital)
2(PRBS-RXOnly-Digital)
3(PRBS-TRX-Digital)
4(DDS-TRX-Digital)

rx_clock_data_delay? - Gets the current Rx clock and data delays.
rx_clock_data_delay= - Sets the Rx clock and data delays.
tx_clock_data_delay? - Gets the current Tx clock and data delays.
tx_clock_data_delay= - Sets the Tx clock and data delays.
test_mode=0
test_mode=1
test_mode=4
test_mode=2
rx_clock_data_delay=0


rx_clock_data_delay?
```

- 例如调整 rx_clock 延迟为 5，即 1.5ns，返回 Vivado 查看误码状态。本例程就不做一一尝试了。



```
rx_clock_data_delay=80

rx_clock_data_delay=80
```



Name	Value	Activity	Direction	VIO
> gpio_status_IBUF[7:0]	[H] 1A		Input	hw_vio_1
prbs_lock0	●		Input	hw_vio_1
prbs_lock1	●		Input	hw_vio_1
> total_cnt0[63:0]	[U] 2977087160	↕	Input	hw_vio_1
> total_cnt1[63:0]	[U] 2977087160	↕	Input	hw_vio_1
> error_cnt0[63:0]	[U] 0		Input	hw_vio_1
> error_cnt1[63:0]	[U] 0		Input	hw_vio_1
clr_cnt	0		Output	hw_vio_1
tx1_tx2_sel	[B] 0		Output	hw_vio_1

- 在完成接收路径时序调整之后，将模式改为 3，FPGA 内部产生 PRBS 序列，通过数字接口收发回环做误码率测试。



- 查看 VIO 误码状态。

hw_vio_1					
Name	Value	Activity	Direction	VIO	
> gpio_status_IBUF[7:0]	[H] 1A		Input	hw_vio_1	
prbs_lock0			Input	hw_vio_1	
prbs_lock1			Input	hw_vio_1	
> total_cnt0[63:0]	[U] 110613675		Input	hw_vio_1	
> total_cnt1[63:0]	[U] 110613675		Input	hw_vio_1	
> error_cnt0[63:0]	[U] 0		Input	hw_vio_1	
> error_cnt1[63:0]	[U] 0		Input	hw_vio_1	
clr_cnt	0		Output	hw_vio_1	
tx1_tx2_sel	[B] 0		Output	hw_vio_1	

- 延迟设置原理同接收路径，此处不再重复讲解。
- 经过模式 2 和模式 3 的测试之后，调整了合适的时序，将 ad936x 延迟数值寄存器改为测试值，重新编译下载后生效。例如将 rx_clock 延迟改为 5，1.5ns。

```

5, //rx_data_clock_delay *** adi,rx-data-clock-delay
0, //rx_data_delay *** adi,rx-data-delay
0, //tx_fb_clock_delay *** adi,tx-fb-clock-delay
0, //tx_data_delay *** adi,tx-data-delay

```

- 编译后重新下载，查询延迟数据，返回 80(0x50)，即高 4 位为 5，rx_clock 延迟 5，1.5ns。

